# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-186954

(43) Date of publication of application: 14.08.1991

(51) Int. Cl.

G06F 12/16

(21) Application number :

01-326676

(71) Applicant:

FUJITSU LTD

(22)Date of filing:

15. 12. 1989


(72) Inventor:

KANEKO TADASHI

YAMAZAKI NOBORU

## (54) ADDRESS ERROR DETECTION SYSTEM

PURPOSE: To detect an address error owing to a fault after an address switching circuit at the time of reading by generating a check bit from an address parity bit and data which are generated for respective addresses that are time-divided at the time of writing and writing them with data into a memory. CONSTITUTION: At the time of writing, address parity generation circuits 1-1 and 1-2 generate the address parity bits for respective addresses which are time-divided and a check bit generator 2 generates the check bit from data and the address parity bits and writes data and the check bits into the memory 3. At the time of reading, a syndrome generator 6 generates a syndrome code from data and the check bits, both of which are read from the memory 3, and the address parity bits for respective addresses for time division, which are to be read, and detects the address error. Thus, the address error owing to the fault after the address switching circuit 4 is detected.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## 19 日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平3-186954

fint. Cl.⁵

識別記号

庁内整理番号

毯公開 平成3年(1991)8月14日

G 06 F 12/16

320 C

7737-5B

審査請求 未請求 請求項の数 1 (全6頁)

国発明の名称

アドレスエラー検出方式

②特 願 平1-326676

22出 願 平1(1989)12月15日

⑫発 明 者 金 子

正

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 山崎

昇

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 岡田 守弘

明 知 費

1. 発明の名称

アドレスエラー検出方式

#### 2. 特許請求の範囲

メモリからリードするデータのアドレスエラーを検出するアドレスエラー検出方式において、

データをメモリにライトするアドレスについて 時分割するアドレス毎にアドレスパリティピット を生成し、これら生成したアドレスパリティピット およびデータからチェックピットを生成して当 該データと一緒にメモリにライトし、

リード時に時分割するアドレス毎のアドレスパリティピット、およびメモリからリードしたデータ、チェックピットをもとにアドレスエラーを検出するように構成したことを特徴とするアドレスエラー検出方式。

1

#### 3. 発明の詳細な説明

#### (概要)

メモリからリードするデータのアドレスエラー を検出するアドレスエラー検出方式に関し、

ライト時に時分割するアドレス毎に生成したアドレスパリティピットおよびデータからチェックピットを生成してデータと一緒にメモリに書き込み、アドレス切替回路以降の故障によるアドレスエラーの検出を可能にすることを目的とし、

データをメモリにライトするアドレスについて 時分割するアドレス毎にアドレスパリティピット を生成し、これら生成したアドレスパリティピット およびデータからチェックピットを生成して当 該データと一緒にメモリにライトし、リード時に 時分割するアドレス毎のアドレスパリティピット、 およびメモリからリードしたデータ、チェックビットをもとにアドレスエラーを検出するように構 成する。

#### (産業上の利用分野)

本発明は、メモリからリードするデータのアド

レスエラーを検出するアドレスエラー検出方式に 関するものである。

## (従来の技術と発明が解決しようとする課題)

従来、データをメモリにライトする場合、デー タロビットにアドレスパリティビットをしビット 足した (n+1) ビットからチェックビット (m ビット)を生成し、データ n ビットおよびチェッ .クピット (mピット) を一緒にした (n+m) ビ ットをライトする。リードする場合、メモリから リードしたデータnビットおよびチェックビット (mピット) 、更にリードしようとするアドレス のアドレスパリティビットを1ビット足した (n + m + 1) ピットからシンドロームコード表を参 照してシンドロームコードを生成する。この際、 ライトしようとしたアドレスと違うアドレスにデ ータをライトしたり、リードしようとしたアドレ スと違うアドレスからリードしたりした場合、上 記生成したシンドロームコードから求めたメモリ ライト時のアドレスパリティと、メモリリード時

3

### [課題を解決する手段]

第1図を参照して課題を解決する手段を説明する。

第1図において、アドレスパリティ生成回路 1 - 1、1 - 2は、時分割するアドレス毎にアドレ スパリティビットを生成するものである。

チェックビットジェネレータ 2 は、データおよ びアドレスパリティビットからチェックビットを 生成するものである。

メモリ3は、アドレスを時分割して供給してデータを書き込むメモリ (例えば D R A M ) である。
シンドロームジェネレータ 6 は、メモリ 3 から
リード・データ、チェックピット、およびリー
ドしようとする時分割するアドレス症のアドレス
パリティビットからシンドロームコード (アドレスエラー検出などを行うコード) を生成するもの
である。

(作用)

のアドレスパリティとが異なるので、容易にアド レスエラーを検出することができる。

しかし、アドレスを上位アドレスと下位アドレスを上位アドレスを上位アドレスおよび下位アドレスおよび下位アドレスは関係を担いる。切替回路以降で放散出しのでなり、リティエラーを検出しいの代わりに間違ったアドレス×・0000・が・01。になり、同違ったアドレス×・0101。番地がリードされてしまっても、アドレスバリティは両者ともに同じであるので、アドレスエラーを検出し得ないとの問題がある。

本発明は、ライト時に時分割するアドレス伝に 生成したアドレスパリティビットおよびデータからチェックビットを生成してデータと一緒にメモリに書き込み、アドレス切替回路以降の故障によるアドレスエラーの検出を可能にすることを目的としている。

4

本発明は、第1図に示すように、ライト時にアドレスパリティ生成回路1-1、1-2が時分割するアドレス毎にアドレスパリティビットを生成し、チェックビットジェネレータ2がデータおよびこのチェックとットを生成し、メモリ3にデータおよびこのチェックピットを一緒にライトし、

リード時にシンドロームジェネレータ 6 がメモリ 3 からリードしたデータ、チェックピット、およびリードしようとする時分割するアドレス毎のアドレスパリティピットからシンドロームコードを生成し、アドレスエラーを検出などするようにしている。

従って、ライト時に時分割するアドレス毎に生成したアドレスパリティピットおよびデータからチェックピットを生成してデータと一緒にメモリ (例えばDRAM) 3に書き込むことにより、アドレス切替回路以降の故障によるアドレスエラーも検出することが可能となる。

#### (実施例)

次に、第1図および第2図を用いて本発明の1 実施例の構成および動作を順次詳細に説明する。

第1図において、アドレスパリティ生成回路 1 - 1、1 - 2は、時分割する上位アドレス、下位 アドレス毎にアドレスパリティビットを生成する ものである。

チェックピットジェネレータ 2 は、データおよ びアドレスパリティビットから第 2 図 (イ) チェ ックピットコード表を参照してチェックピット (例えば第 2 図 (イ) に示す C 1 ないし C 7 から なる 7 ピットのチェックピット) を生成するもの である。

メモリ 3 は、アドレスを時分割して供給してデータおよびチェックピットを一緒に書き込むメモリ (例えば D R A M) である。

アドレス切り換え回路 4 は、ライト時/リード 時にCPUなどから通知されたアドレスを上位ア ドレス (RAS) および下位アドレス (CAS) に分割し、アドレスパッファ 5 を介してメモリ 3

7

ス× \* 0 1 \* のアドレスパリティピット \* 0 \* (奇数パリティとする、以下同様)、および下位 アドレスX。01。のアドレスパリティビット \*0\*を生成する。これら生成したアドレスパリ ティビット"00"と、データX"00000 00 \* とから第2図(イ)チェックビットコード 表を参照してチェックビットX \* 0 0 \* を生成し、 データX \* 0 0 0 0 0 0 0 0 \* およびこのチェッ クビットX \* 0 0 \* を一緒にメモリ3のX \* 0 1 01 \* 番地にライトする。尚、第2図(イ)にお いて、チェックビットC1ないしC7は、各チェ ックピットの行の"1°の立っているデータピッ トあるいはアドレスパリティビットの部分の値 (1あるいは0)を全て取り出し、これら取り出 した全ての値について排他的論理和演算を順次行 って生成する。

## (2) リード時:

アドレスX \* 0 0 0 0 \* (アドレス幅を3 2ピットとする)をリードする場合、上位アドレ スX \* 0 0 \* のアドレスパリティピット \* 1 \* に順次供給するものである。

シンドロームジェネレータ (SG) 6は、リードに、メモリ 3 からリードしたデータ、チェックピット、およびリードしようとするアドレスの上位アドレスのアドレスパリティビットを 位っていまれた 第 2 図 (ロ) シンドロームコード (例えば第 2 図 (ロ) シンドロームコード (例えば第 2 図 (ロ) シンドロームコード からアドレスエラーの検出などを行う。

データコレクタ 7 は、シンドロームコードをも とにデータ、アドレスパリティビットにエラーが ないことを検出したり、1 ピットエラーを検出し て修復したり、マルチピットエラーを検出したり などするものである。

次に、第2図を参照して具体例を説明する。

## (1) メモリライト時:

アドレスX \* 0 1 0 1 \* (アドレス幅を 3 2 ピットとする) にライトする場合、上位アドレ

8

(奇数パリティ)、および下位アドレスX \* 0 0 \* のアドレスパリティピット \* 1 \* を生成する。 この際、例えば第1図アドレスバッファ5の故障 により、上位アドレス X \* 0 1 \* 、下位アドレス X \* 0 1 \* がメモリ 3 に入力され、アドレス X \* 0 1 0 1 \* 番地から(1)でライトしたデータ X \*00000000\*およびチェックピットX \* 0 0 \* をリードされる。このリードされたチェ ックビット×゜00゜は、上位/下位のアドレス パリティビットがともに"0."のときのチェック ビットであるので、これらデータX \* 00000 000°、チェックビットX°00°、およびリ ード時のアドレスパリティピット。11。を第1 図シンドロームジェネレータ6に入力すると、シ ンドロームコードは第2図 (ロ) を参照してX \*7E \*となり、シンドロームコードが \* 0 \*で なく、かついずれの1ビットエラー (ここでは3 つのビットが"1"のとき)にも対応しないので、 マルチピットエラーとして検出される(ここでは アドレスの上位アドレスのパリティビットおよび

下位アドレスのパリティピットの両者のエラーとなる)。

第2図 (イ) は、チェックビットコード表例を示す。ここで、デーク欄の 0 ないし 3 1 はライトしようとするデータの 0 ピットないし 3 1 ピットを表し、データ欄の P 1 、 P 2 はライトしようと

1 1

トを表し、CIないしC7はメモリ3からリード した7ピットのチェックコードを表す。縦方向の S1ないしS7は、シンドロームコードを表す。 これら各シンドロームコードS1ないしS7の値 は、各行の"1"が立っているデータ、アドレス パリティビット、チェックコードの部分の値(0 あるいは1)を全て取り出し、これら取り出した 値の排他的論理和演算を順次行った結果である。 尚、シンドロームコードS1ないしS7が全て0 のときは、エラーなし。また、シンドロームコー ドS1ないしS7のうちの任意の3ピットが" 1 \* の場合、これら3ビットの \* 1 \* が立ってい るデータOないし31、Pl、P2のうちの該当 するものが1ピットエラーと判明し、自動修復す る。これら以外の場合には、2ビット以上のエラ - (マルチピットエラー) として検出する。

## (発明の効果)

以上説明したように、本発明によれば、ライト 時に時分割するアドレス毎に生成したアドレスバ 第2図 (ロ) は、シンドロームコード表例を示す。ここで、データ欄の 0 ないし 3 1 はメモリ 3 からリードしたデータの 0 ピットないし 3 1 ピットを表し、データ欄の P 1、 P 2 はリードしようとするアドレスの上位アドレスのアドレスパリティビット、下位アドレスのアドレスパリティビッ

1 2


リティビットおよびデークからチェックビットを 生成してデータと一緒にメモリ(例えば D R A M)3に書き込む構成を採用しているため、アド レス切替回路以降の故障によるアドレスエラーも リード時に検出することができる。

## 4. 図面の簡単な説明

第1図は本発明の1実施例構成図、第2図は本 発明に係るコード表例を示す。

図中、1-1、1-2はアドレスパリティ生成 回路、2はチェックビットジェネレータ、3はメ モリ、4はアドレス切り換え回路、5はアドレス パッファ、6はシンドロームジェネレータ、7は データコレククを表す。

特許出願人 富士通株式会社 代理人弁理士 岡田 守弘



-455-

	デー	タ(32 	2ビット)	<del>J</del>	ェックロ	<b>ビット</b>	コード家	复例	(P2:71	シンペリティビット1 シンペリティビット2
7-	9 0	1 2 3	4 5 6 7 8	1 1 9 0 1	1 1 1 2 3 4	1 1 1 5 6 7	1 1 2 3	2 2 2 2 1 2 3 4		3 3 P P 0 1 1 2
CI	1 0	0 0 0	10110	100	101	100	0 0 1	0 1 1 0	01000	1010
C	2 0	0 0 1	0 1 0 1 1	001	010	100	010	1010	10001	0 1 1 0
C	3 1	0 1 0	01100	000	0 1 1	001	100	1 1 0 1	00010	0 1 1 0
C	4 0	100	0000	010	000	000	111	0001	11111	1 1 0 1
C	5 N	1 1 1	1000	0 0 1	1 1 0	3 0 1 1	1111	111(	00000	0 0 0 1
c	6 1	0 0 0	0 0 0 0	1 1 1	1 1 1	1 1 1	000	0001	000111	1001
C	7 1	111	1111	1 1 0	0 0 0	0 0 1 (	000	0 0 0	111100	0000
チェ	クコー	<u>-</u>				イ)			アドレス	
<del> </del> -	データ	(32	2ビット)	,	シント	<□	43- F	表例	パリティ ビット	
7-7 0	1234	5 6 7	1 1 8 9 0 1	1 1 1 2 3 4	1 1 1 5 6 7	1	2 2 2 2 1 2 3 4	2 4 0	2 2 3 3 P P 8 9 0 1 1 2	C C C C C C C C 1 2 3 4 5 6 7
C1 O	0 0 0 1	0 1 1	0 1 0 0	1 0 1	1 0 0	0 0 1	0110	010	001010	1000000
C2 0	0 0 1 0	1 0 1	1001	0 1 0	1 0 0	0 1 0	1010	100	0 1 0 1 1 0	0100000
C3 1	0100	1 1 0	0000	011	0 0 1	100	1 1 0 1	000	100110	0010000
C4 0	0001	0 0 0	0 0 1 0	0 0 0	000	1 1 1	0001	1 1 1	111101	0001000
C5 0	111	000	0011	1 0 0	0 1 1	1 1 1	1110	000	000001	0000100
C6 1	000	0000	1111	1 1 1	1 1 1	000	0.00	0 0 1	111001	0000010
C7 1	111	1 1 1 1	1100	0 0 0	0 1 0	000	0001	111	0 0 0 0 0	0000001
レートロー・	 ムコート					(口)				
,,, <u> </u>			7	<b>本発</b>	明にも	系る	3 <b>-</b>	表例		
				. 第	5	2	図			

<del>-456-</del>